Modellezési lehetőségek a jel- és tápintegritás és az EMC problémák feltárásához
Az adatátviteli sebesség növekedésével és a méret és teljesítményigény csökkentés mellett a jelintegritás, a tápellátás biztonsága és az EMC problémák gyakran ugyanazon kiváltó okokból erednek: parazita paraméterek, a fémesen nem zárt áramutak, valamint a rezonanciák a burkolatban és az áramkörben.
Az előadás áttekinti a gyakorlati modellezési lehetőségeket – a parazita paraméterek meghatározásától a teljes 3D-s szimulációig – a lehetséges problémák korai feltárása, a legrosszabb esetben várható viselkedés számszerűsítése, valamint a tervezési és kockázatcsökkentési döntések magabiztos meghozatala érdekében.
